 |
Jitter estremamente basso SNGL 48VQFN 800MHz del chip del circuito integrato LMK05318RGZT
Dettagli:
| Luogo di origine: | originale |
| Marca: | Original |
| Certificazione: | Original |
| Numero di modello: | LMK05318RGZT |
Termini di pagamento e spedizione:
| Quantità di ordine minimo: | 1 |
|---|---|
| Prezzo: | negotiation |
| Imballaggi particolari: | Contenitore di cartone |
| Tempi di consegna: | giorni 1-3working |
| Termini di pagamento: | T/T |
| Capacità di alimentazione: | 100.000 |
|
Informazioni dettagliate |
|||
| Input: | Orologio, LVCMOS | Uscita: | CML, HCSL, LVCMOS, LVDS, LVPECL |
|---|---|---|---|
| Numero dei circuiti: | 2 | Rapporto - introdotto: Uscita: | 2:8 |
| Frequenza - massima: | 800MHz | Tensione - rifornimento: | 1.71V ~ 3.465V |
| Evidenziare: | 800 MHz LMK05318RGZT,chip a circuito integrato 800 MHz,chip a circuito integrato LMK05318RGZT |
||
Descrizione di prodotto
LMK05318RGZT IC 800 MHz 2 48-VFQFN Piazzola esposta JITTER ULTRA BASSO SNGL
Caratteristiche di LMK05318RGZT
Un anello ad aggancio di fase digitale (DPLL) con:
– Commutazione hitless: transitorio di fase ±50 ps
– Larghezza di banda loop programmabile con Fastlock
– Sincronizzazione conforme agli standard e
Holdover utilizzando un TCXO/OCXO a basso costo
• Due circuiti analogici ad aggancio di fase (APLL) con
Prestazioni di jitter leader del settore:
– Jitter RMS di 50 fs a 312,5 MHz (APLL1)
– Jitter RMS da 125 fs a 155,52 MHz (APLL2)
• Due ingressi di clock di riferimento
– Selezione dell'ingresso basata sulla priorità
– Riserva digitale sulla perdita di riferimento
• Otto uscite di clock con driver programmabili
– Fino a sei diverse frequenze di uscita
– AC-LVDS, AC-CML, AC-LVPECL, HCSL e
– Commutazione hitless: transitorio di fase ±50 ps
– Larghezza di banda loop programmabile con Fastlock
– Sincronizzazione conforme agli standard e
Holdover utilizzando un TCXO/OCXO a basso costo
• Due circuiti analogici ad aggancio di fase (APLL) con
Prestazioni di jitter leader del settore:
– Jitter RMS di 50 fs a 312,5 MHz (APLL1)
– Jitter RMS da 125 fs a 155,52 MHz (APLL2)
• Due ingressi di clock di riferimento
– Selezione dell'ingresso basata sulla priorità
– Riserva digitale sulla perdita di riferimento
• Otto uscite di clock con driver programmabili
– Fino a sei diverse frequenze di uscita
– AC-LVDS, AC-CML, AC-LVPECL, HCSL e
Caratteristiche del prodottodi LMK05318RGZT
|
TIPO
|
DESCRIZIONE
|
|---|---|
|
Categoria
|
Circuiti integrati (CI)
Orologio/Cronometraggio
Generatori di clock, PLL, sintetizzatori di frequenza
|
|
Mfr
|
Strumenti texani
|
|
Serie
|
-
|
|
Stato del prodotto
|
Attivo
|
|
Tipo
|
-
|
|
PL
|
Sì con bypass
|
|
Ingresso
|
Orologio, LVCMOS
|
|
Produzione
|
CML, HCSL, LVCMOS, LVDS, LVPECL
|
|
Numero di circuiti
|
2
|
|
Rapporto - Ingresso:Uscita
|
2:8
|
|
Differenziale - Ingresso:Uscita
|
Si si
|
|
Frequenza - max
|
800 Mhz
|
|
Divisore/Moltiplicatore
|
Si si
|
|
Tensione - Alimentazione
|
1,71 V ~ 3,465 V
|
|
temperatura di esercizio
|
-40°C ~ 85°C
|
|
Tipo di montaggio
|
Montaggio superficiale
|
|
Confezione/caso
|
48-VFQFN Piazzola esposta
|
|
Pacchetto dispositivo fornitore
|
48-VQFN (7x7)
|
|
Numero del prodotto di base
|
LMK05318
|
Applicazionidi LMK05318RGZT
• SyncE (G.8262), SONET/SDH (Strato 3/3E,
G.813, GR-1244, GR-253), slave PTP IEEE 1588
Orologio o rete di trasporto ottico (G.709)
• Schede di linea 400G, schede Fabric per Ethernet
Switch e router
• Stazione base wireless (BTS), backhaul wireless
• Test e misurazioni, imaging medicale
• Jitter Cleaning, Wander Attenuation e
Generazione di clock di riferimento per 56G/112G PAM-4
PHY, ASIC, FPGA, SoC e processori
Vuoi conoscere maggiori dettagli su questo prodotto