• L'uso generale di LCMXO2-1200HC-5TG100C trasmette l'ingresso/uscita 100tqfp di CI Fpga 79
L'uso generale di LCMXO2-1200HC-5TG100C trasmette l'ingresso/uscita 100tqfp di CI Fpga 79

L'uso generale di LCMXO2-1200HC-5TG100C trasmette l'ingresso/uscita 100tqfp di CI Fpga 79

Dettagli:

Luogo di origine: originale
Marca: original
Certificazione: original
Numero di modello: LCMXO2-1200HC-5TG100C

Termini di pagamento e spedizione:

Quantità di ordine minimo: 1
Prezzo: negotiation
Imballaggi particolari: Contenitore di cartone
Tempi di consegna: giorni 1-3working
Termini di pagamento: T/T, L/C
Capacità di alimentazione: 100.000
Miglior prezzo Contatto

Informazioni dettagliate

Serie: MachXO2 Pacchetto: Vassoio
Stato del prodotto: Attivo Digi-chiave programmabile: Non verificato
Numero dei laboratori/CLBs: 160 Numero degli elementi di logica/cellule: 1280
RAM Bits totale: 65536 Numero di ingresso/uscita: 79

Descrizione di prodotto

L'uso generale di LCMXO2-1200HC-5TG100C trasmette l'ingresso/uscita 100tqfp di CI Fpga 79
 

Gate array programmabile del campo MachXO2 (FPGA) IC 79 65536 1280 100-LQFP

 

Specifiche di LCMXO2-1200HC-5TG100C

 

TIPO DESCRIZIONE
Categoria Circuiti integrati (CI)
Incastonato
FPGAs (gate array programmabile del campo)
Mfr Lattice Semiconductor Corporation
Serie MachXO2
Pacchetto Vassoio
Stato del prodotto Attivo
Digi-chiave programmabile Non verificato
Numero dei laboratori/CLBs 160
Numero degli elementi di logica/cellule 1280
RAM Bits totale 65536
Numero di ingresso/uscita 79
Tensione - rifornimento 2.375V ~ 3.465V
Montaggio del tipo Supporto di superficie
Temperatura di funzionamento 0°C ~ 85°C (TJ)
Pacchetto/caso 100-LQFP
Pacchetto del dispositivo del fornitore 100-TQFP (14x14)
Numero del prodotto di base LCMXO2-1200

 

Caratteristiche di LCMXO2-1200HC-5TG100C

 

• Sei dispositivi con 256 - 6864 LUT4s e 18 - 334 I/Os

Dispositivi di potere ultrabassi

• Processo avanzato di potere basso di 65 nanometro

• Basso quanto un potere standby di 22 µW

• Oscillazione bassa programmabile I/Os differenziale

• Modo standby ed altre opzioni del risparmio di energia

Memoria inclusa e distribuita

• Un blocchetto incluso sysMEM™ RAM di fino a 240 kbits

• Fino a 54 kbits hanno distribuito RAM

• Logica di controllo dedicata di FIFO

Memoria flash dell'utente del Su chip

• Fino a 256 kbits della memoria flash dell'utente

• 100.000 scrivono i cicli

• Interfacce dirette accessibili di WISHBONE, di SPI, di I2 C e di JTAG

• Può essere usato come PROMENADE morbida dell'unità di elaborazione o come memoria flash

Ingresso/uscita sincrono Pre-costruito di fonte

• Registri della RDT in cellule dell'ingresso/uscita

• Logica d'innesto dedicata

• Sistema d'ingranaggi di 7:1 per l'esposizione I/Os

• La RDT generica, DDRX2, DDRX4

• Memoria dedicata di DDR/DDR2/LPDDR con il supporto di DQS

Rendimento elevato, amplificatore flessibile dell'ingresso/uscita

• L'amplificatore programmabile dello sysIO™ sostiene la vasta gamma delle interfacce:

– LVCMOS 3.3/2.5/1.8/1.5/1.2

– LVTTL

– PCI

– LVDS, bus-LVDS, MLVDS, RSDS, LVPECL

– SSTL 25/18

– HSTL 18

– Input di innesco di Schmitt, fino a 0,5 isteresi di V

• Socketing caldo di sostegno di I/Os

• termine differenziale del Su chip

• Programmabile tiri su o il modo abbattuto

Sincronizzazione flessibile del Su chip

• Otto orologi primari

• Fino a due orologi del bordo per le interfacce ad alta velocità dell'ingresso/uscita (lati alti e bassi soli)

• Fino a due PLLs analogico per dispositivo con la sintesi frazionaria-n di frequenza

– Ampia gamma di frequenza dell'input (7 megahertz - 400 megahertz)

Non volatile, infinitamente riconfigurabile

• Istantaneo-– sui poteri su nei microsecondi

• Soluzione monochip e sicura

• JTAG, SPI o I2 diretto programmabile C

• Programmazione del fondo di sostegni di non-vola? memoria delle mattonelle

• Dual boot facoltativo con la memoria esterna di SPI

Riconfigurazione di TransFR™

• aggiornamento di logica del In-campo mentre il sistema funziona

Supporto livellato migliorato del sistema

• il Su chip ha indurito le funzioni: SPI, I2 C, contatore del temporizzatore

• oscillatore del Su chip con accuratezza 5,5%

• TraceID unico per l'inseguimento di sistema

• Un modo programmabile di volta (OTP)

• Singola alimentazione elettrica con raggio d'azione esteso

• Ricerca di frontiera di norma 1149,1 di IEEE

• Programmazione compiacente del in-sistema di IEEE 1532

Vasta gamma di opzioni del pacchetto

• TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA, fpBGA, opzioni del pacchetto di QFN

• Piccole opzioni del pacchetto di orma

– Piccolo quanto 2,5 millimetri x 2,5 millimetri

• La migrazione di densità ha sostenuto

• Imballaggio senza alogeno avanzato

 

Panoramica di architettura di LCMXO2-1200HC-5TG100C
 
L'architettura della famiglia MachXO2 contiene una matrice dei blocchetti di logica circondati tramite ingresso/uscita programmabile (PIO). I più grandi dispositivi di densità di logica in questa famiglia hanno lo sysCLOCK™ PLLs e blocchi di blocco incluso sysMEM RAM (EBRs). Figura 2-1 e figura manifestazione di 2-2 gli schemi a blocchi di vari membri della famiglia.
 

Classificazioni dell'esportazione & ambientali di LCMXO2-1200HC-5TG100C

 

ATTRIBUTO DESCRIZIONE
Stato di RoHS ROHS3 compiacente
Livello di sensibilità di umidità (MSL) 3 (168 ore)
Stato di PORTATA RAGGIUNGA inalterato
ECCN EAR99
HTSUS 8542.39.0001
 
L'uso generale di LCMXO2-1200HC-5TG100C trasmette l'ingresso/uscita 100tqfp di CI Fpga 79 0

 

 

Vuoi conoscere maggiori dettagli su questo prodotto
Sono interessato a L'uso generale di LCMXO2-1200HC-5TG100C trasmette l'ingresso/uscita 100tqfp di CI Fpga 79 potresti inviarmi maggiori dettagli come tipo, dimensione, quantità, materiale, ecc.
Grazie!
Aspettando la tua risposta.