 |
Transistor CI Chip Ic Mpu I.Mx53 800mhz 529fbga di MCIMX537CVV8C
Dettagli:
| Luogo di origine: | originale |
| Marca: | original |
| Certificazione: | original |
| Numero di modello: | MCIMX537CVV8C |
Termini di pagamento e spedizione:
| Quantità di ordine minimo: | 1 |
|---|---|
| Prezzo: | negotiation |
| Imballaggi particolari: | Contenitore di cartone |
| Tempi di consegna: | giorni 1-3working |
| Termini di pagamento: | T/T |
| Capacità di alimentazione: | 100.000 |
|
Informazioni dettagliate |
|||
| Serie: | i.MX53 | Pacchetto: | Vassoio |
|---|---|---|---|
| Stato del prodotto: | Obsoleto | Unità di elaborazione del centro: | ARM® Cortex®-A8 |
| Numero dei centri/larghezza del bus: | Il 1 centro, 32 bit | Velocità: | 800MHz |
| Co-Processors/DSP: | Multimedia; SIMD NEON™ | RAM Controllers: | LPDDR2, DDR2, DDR3 |
Descrizione di prodotto
Transistor CI Chip Ic Mpu I.Mx53 800mhz 529fbga di MCIMX537CVV8C
Il centro di IC i.MX53 1 del microprocessore di ARM® Cortex®-A8, 32 bit 800MHz 529-FBGA (19x19)
Specifiche di MCIMX537CVV8C
| TIPO | DESCRIZIONE |
| Categoria | Circuiti integrati (CI) |
| Incastonato | |
| Microprocessori | |
| Mfr | NXP USA Inc. |
| Serie | i.MX53 |
| Pacchetto | Vassoio |
| Stato del prodotto | Obsoleto |
| Unità di elaborazione del centro | ARM® Cortex®-A8 |
| Numero dei centri/larghezza del bus | Il 1 centro, 32 bit |
| Velocità | 800MHz |
| Co-Processors/DSP | Multimedia; NEON™ SIMD |
| RAM Controllers | LPDDR2, DDR2, DDR3 |
| Accelerazione dei grafici | Sì |
| Regolatori dell'interfaccia & dell'esposizione | Tastiera, LCD |
| Ethernet | 10/100Mbps (1) |
| SATA | SATA 1.5Gbps (1) |
| USB | USB 2.0 (2), USB 2.0 + PHY (2) |
| Tensione - ingresso/uscita | 1.3V, 1.8V, 2.775V, 3.3V |
| Temperatura di funzionamento | -40°C ~ 85°C (TUM) |
| Funzioni di sicurezza | Il BRACCIO TZ, sicurezza dello stivale, crittografia, RTIC, Fusebox sicuro, JTAG sicuro, memoria sicura, RTC sicuro, manomette la rilevazione |
| Montaggio del tipo | Supporto di superficie |
| Pacchetto/caso | 529-FBGA |
| Pacchetto del dispositivo del fornitore | 529-FBGA (19x19) |
| Interfacce supplementari | 1-Wire, AC'97, LATTA, ² C, ² S, MMC/SD, SAI, SPI, SSI, UART di I di I |
| Numero del prodotto di base | MCIMX537 |
Caratteristiche di MCIMX537CVV8C
L'unità di elaborazione di applicazioni di multimedia i.MX53 (AP) è basata sulla piattaforma del BRACCIO, che ha caratteristiche thefollowing:
• Istruzione MMU, L1 e cache di dati L1
• Nascondiglio unificato L2
• Frequenza massima del centro (neon compreso, nascondiglio VFPv3 e L1): 800 megahertz
• Coprocessore al neon (media di SIMD che elaborano architettura) e coprocessore di virgula mobile di vettore (VFP-Lite) che sostiene VFPv3
• TrustZone il sistema di memoria consiste di seguenti componenti:
• Livello 1 nascondiglio:
— Istruzione (kbyte 32)
— Dati (kbyte 32)
• Nascondiglio Livello 2:
— Istruzione e dati unificati (kbyte 256)
• Memoria (interna) del Livello 2:
— ROM dello stivale, compreso HAB (kbyte 64)
— Multimedia interne/compartecipi, RAM di facile accesso (kbyte 128)
— RAM sicuro/non sicuro (kbyte 16)
• Interfacce esterne di memoria:
— 16/32-bit DDR2-800, LV-DDR2-800 o DDR3-800 fino a 2 Gigabyte
— 32 bit LPDDR2
— flash di 8/16-bit NAND SLC/MLC, fino a 66 megahertz, CEE 4/8/14/16-bit
— 8/16-bit NÉ flash, PSRAM e RAM cellulare.
— modo NÉ flash multiplexato di 32 bit, PSRAM & RAM cellulare.
— interfaccia asincrona di 8 bit (modo di DTACK) EIM.
— Tutti i perni di EIM muxed su altre interfacce (dati con i perni di NFC). La logica muxing dell'ingresso/uscita seleziona il porto di EIM, come muxing primario allo stivale del sistema.
— Samsung OneNAND™ ed ha diretto il NAND compreso eMMC fino al rev. 4,4 (in I/Omode muxed)
Il sistema i.MX53 è sviluppato intorno al seguente sistema sulle interfacce del chip:
• il 64 bit AMBA AXI v1.0 bus-ha usato dalla piattaforma del BRACCIO, dagli acceleratori di multimedia (quali VPU, IPU, GPU3D, GPU2D) e dal regolatore esterno di memoria (EXTMC) che funziona a 200 megahertz.
• il 32 bit AMBA AHB 2,0 bus-ha usato dal resto delle unità periferiche del padrone del bus che funzionano a 133 megahertz.
• bus bus-periferico del IP di 32 bit utilizzato per controllo (e traffico di dati lento) della maggior parte delle periferiche del sistema che funzionano a 66 megahertz.
Applicazioni di MCIMX537CVV8C
— Tre porti I2S/SSI/AC97, sostenenti fino a 1,4 Mbps, ciascuno collegato ad audio
multiplexor
(AUDMUX) fornendo quattro porti esterni.
— Cinque porti di UART RS232, fino a 4,0 Mbps ciascuno. Uno sostiene 8 il cavo, l'altri quattro
supporto
4-wire.
— Due porti migliorati ad alta velocità di CSPI (ECSPI) più un porto di CSPI
— Tre I2
Porti di C, sostenenti 400 kilobits
— Regolatore veloce di Ethernet, destinato per essere soddisfacente rispetto a IEEE1588 V1, 10/100
Mbps
— Due interfacce della rete di area del regolatore (FlexCAN), 1 Mbps ciascuno
— Sony Phillips Digital Interface (SPDIF), Rx e Tx
— Porto chiave del cuscinetto (KPP)
— Due modulatori di impulso-larghezza (PWM)
— GPIO con le capacità di interruzione
Classificazioni dell'esportazione & ambientali di MCIMX537CVV8C
| ATTRIBUTO | DESCRIZIONE |
| Stato di RoHS | ROHS3 compiacente |
| Livello di sensibilità di umidità (MSL) | 3 (168 ore) |
| Stato di PORTATA | RAGGIUNGA inalterato |
| ECCN | 5A992C |
| HTSUS | 8542.31.0001 |
Vuoi conoscere maggiori dettagli su questo prodotto