 |
TMS320VC5501PGF300 Dip Ic Prese Ic Fxd-Pnt Dsp 600 Mips 176-Lqfp
Dettagli:
| Luogo di origine: | originale |
| Marca: | original |
| Certificazione: | original |
| Numero di modello: | TMS320VC5501PGF300 |
Termini di pagamento e spedizione:
| Quantità di ordine minimo: | 1 |
|---|---|
| Prezzo: | negotiation |
| Imballaggi particolari: | Contenitore di cartone |
| Tempi di consegna: | giorni 1-3working |
| Termini di pagamento: | T/T, L/C |
| Capacità di alimentazione: | 100.000 |
|
Informazioni dettagliate |
|||
| Mfr: | Texas Instruments | Serie: | TMS320C55x |
|---|---|---|---|
| Pacchetto: | Vassoio | Stato del prodotto: | Attivo |
| Tipo: | Punto fisso | Interfaccia: | Interfaccia ospite, io ² C, McBSP, UART |
| Memoria non volatile: | 300MHz | Mfr Texas Instruments Series Pacchetto di TMS320C55x Tray Product Status Tipo attivo Punto fisso Int: | ROM (32kB) |
Descrizione di prodotto
TMS320VC5501PGF300 Dip Ic Prese Ic Fxd-Pnt Dsp 600 Mips 176-Lqfp
CI FXD-PNT DSP 600 MIPS 176-LQFP
Specifiche di TMS320VC5501PGF300
| TIPO | DESCRIZIONE |
| Categoria | Circuiti integrati (CI) |
| Incorporato | |
| DSP (processori di segnali digitali) | |
| Mfr | Strumenti texani |
| Serie | TMS320C55x |
| Pacchetto | Vassoio |
| Stato del prodotto | Attivo |
| Tipo | Punto fisso |
| Interfaccia | Interfaccia host, I²C, McBSP, UART |
| Frequenza di clock | 300 Mhz |
| Memoria non volatile | ROM (32kB) |
| RAM su chip | 48KB |
| Tensione - I/O | 3,30 V |
| Tensione - Nucleo | 1,26 V |
| temperatura di esercizio | -40°C ~ 85°C (TC) |
| Tipo di montaggio | Montaggio superficiale |
| Confezione/caso | 176-LQFP |
| Pacchetto dispositivo fornitore | 176-LQFP (24x24) |
| Numero del prodotto di base | TMS320 |
Caratteristiche diTMS320VC5501PGF300
• Processore di segnale digitale (DSP) a virgola fissa TMS320C55x ad alte prestazioni, bassa potenza
− Tempo di ciclo dell'istruzione di 3,33 ns per frequenza di clock di 300 MHz
− Cache istruzioni da 16K byte (I-Cache)
− Una/Due istruzioni eseguite per ciclo
− Doppio moltiplicatore [Fino a 600 milioni di moltiplicazioni accumulate al secondo (MMACS)]
− Due unità aritmetiche/logiche (ALU)
− Un bus di programma, tre bus interni di lettura dati/operandi e due bus interni di scrittura dati/operandi
• Cache istruzioni (16K byte)
• RAM su chip da 16K x 16 bit composta da quattro blocchi di RAM a doppio accesso (DARAM) da 4K × 16 bit (32K byte)
• ROM su chip 16K × 16 bit One-Wait-State (32K byte)
• Spazio di memoria esterna indirizzabile massimo 8M × 16 bit
• Memoria bus parallelo esterno a 32 bit che supporta l'interfaccia di memoria esterna (EMIF) con funzionalità GPIO (General-Purpose Input/Output) e interfaccia senza colla per:
− RAM statica asincrona (SRAM)
− EPROM asincrona
− DRAM sincrona (SDRAM)
− Burst RAM sincrono (SBRAM)
• La funzionalità Emulation/Debug Trace salva le ultime 16 discontinuità dei contatori di programma (PC) e gli ultimi 32 valori PC
• Controllo programmabile a bassa potenza di sei domini funzionali del dispositivo
• Periferiche su chip
− Controller DMA (Direct Memory Access) a sei canali
− Due porte seriali con buffer multicanale (McBSP)
− Generatore di clock APLL (Phase Locked Loop) analogico programmabile
− Pin GPIO (General-Purpose I/O) e un pin di uscita dedicato (XF)
− Interfaccia host-porta parallela a 8 bit (HPI)
− Quattro timer
− Due timer generici a 64 bit
− Watchdog Timer programmabile a 64 bit
− Contatore DSP/BIOS a 64 bit
− Interfaccia Inter-Integrated Circuit (I2C).
− Ricevitore/trasmettitore asincrono universale (UART)
• Logica di emulazione basata sulla scansione su chip
• Logica Boundary Scan IEEE Std 1149.1† (JTAG).
• Pacchetti:
− LQFP a 176 terminali (pacchetto piatto quadruplo a basso profilo) (suffisso PGF)
− 201-Terminal MicroStar BGA (Ball Grid Array) (suffissi GZZ e ZZZ)
• Tensione di alimentazione 3,3 VI/O
• Tensione di alimentazione del nucleo di 1,26 V
ApplicazioniDiTMS320VC5501PGF300
Il processore di segnale digitale (DSP) a virgola fissa TMS320VC5501 (5501) si basa sul core del processore CPU della generazione DSP TMS320C55x .L'architettura DSP C55x raggiunge prestazioni elevate e bassa potenza grazie all'aumento del parallelismo e alla totale attenzione alla riduzione della dissipazione di potenza.La CPU supporta una struttura bus interna composta da un bus di programma, tre bus di lettura dati, due bus di scrittura dati e bus aggiuntivi dedicati all'attività periferica e DMA.Questi bus offrono la possibilità di eseguire fino a tre letture di dati e due scritture di dati in un singolo ciclo.Parallelamente, il controller DMA può eseguire trasferimenti di dati indipendentemente dall'attività della CPU.
Classificazioni ambientali e di esportazione diTMS320VC5501PGF300
| ATTRIBUTO | DESCRIZIONE |
| Stato RoHS | Conforme a ROHS3 |
| Livello di sensibilità all'umidità (MSL) | 4 (72 ore) |
| Stato REACH | REACH Inalterato |
| ECCN | 3A991A2 |
| HTSUS | 8542.31.0001 |
Vuoi conoscere maggiori dettagli su questo prodotto